加利福尼亚州山景城2019年6月13日 /美通社/ --
重点：
获得专利的全芯片级参数化设计良率分析提供准确的统计良率，比蒙特卡罗静态时序分析的性能快1000多倍
特有的设计稳健性分析和优化，可在投片前识别和修复良率热点
创新、智能的路径仿真，具有真正的 HSPICE 精度，比传统蒙特卡罗仿真速度快100至1000倍
新思科技（Synopsys, Inc., 纳斯达克股票代码：SNPS）近日宣布推出其 PrimeYield™ 解决方案，这是获得专利的快速统计方法和先进的机器学习技术加速支持的投片前设计良率分析的一项突破。它提供比现有解决方案快1000多倍的设计良率分析和优化，可扩展到具有数十亿晶体管的量产系统级芯片（SoC），使 SoC 设计者能够将设计良率优化左移至投片前的设计阶段。
VLSI Research 董事长兼首席执行官 Dan Hutcheson 表示：“在投片前的设计阶段识别和修复良率热点的能力是一大突破。在试生产前左移设计良率优化，而无需完全的蒙特卡罗统计仿真，大大降低了非经常性工程成本，提高了生产率，更重要的是缩短了新设计即时变现的时间。”
PrimeYield 的创新型快速统计引擎独特地利用了新思科技的黄金标准 PrimeTime® Signoff 和 HSPICE® 仿真工具的核心引擎，使用机器学习技术克服了以前因周转时间长而无法进行全面的投片前良率统计分析的挑战，从而能够对任何尺寸的设计进行投片前设计良率分析和优化。将良率作为第四个设计质量指标，现在包括 PPA-Y （功耗、性能、面积和良率），新思科技 Fusion Design Platform™ 可以提供速度更快、功耗更低、成本效益更高的硅芯片设计。
在机器学习技术的加速下，PrimeYield 在几分钟内以真正的 HSPICE 精度对关键时序路径进行了快速的蒙特卡罗统计仿真，而不是花费完全统计仿真所需的数天或数周。它基于统计相关模型的专利参数化良率分析，支持对有数十亿个单元的大规模 SoC 进行真正的统计良率分析和优化，这一分析以前只适用于几十个单元。
PrimeYield 能够快速识别和驱动对影响良率单元的优化，这些影响源自统计相关性和对各种设计变化（如供电电压下降或制造变异性）的敏感性，同时 PrimeYield 使用行业标准输入可立即进行部署。
新思科技芯片设计事业部工程高级副总裁 Jacob Avidan 表示：“新思科技与客户密切合作的历史悠久，持续推动技术创新，以应对 SoC 设计日益增长的挑战。PrimeYield 的推出代表一种新型良率分析方法，左移设计良率优化并降低制造费用。”
通过推出 PrimeYield，新思科技巩固了其在半导体良率分析方面的强大领导地位，从 Yield Explorer® 投片后良率分析和管理到投片前统计良率分析和优化，提供解决方案，加速可预测的客户成功。
相关链接 :
http://www.synopsys.com
关键词:
