加州山景城2019年3月23日 /美通社/ --
重点：
Fusion Compiler部署在瑞萨电子包括高端SoC和任务关键型微控制器IC设计的高端汽车组合中
独特的全流程共用数据模型，加上统一的优化架构，提供同类最佳的时序和功耗设计实现质量(QoR)和最佳设计面积
无人可比的容量和吞吐量可实现具有数百万例化单元的设计，带来最高的设计效率和最快的上市时间
新思科技(Synopsys, Inc.，纳斯达克股票市场代码: SNPS)近日宣布瑞萨电子(TSE: 6723)已经为其高性能汽车SoC与任务关键型微控制器部署新思科技Fusion Compiler™ RTL-to-GDSII设计实现解决方案，以便让市场更快采用下一代汽车设计。Fusion Compiler在瑞萨广泛的验证过程中，为多个量产设计带来了最佳的时序和功耗QoR、更小的面积以及更快的设计收敛速度(TTR)。在初始设计解决方案成功获得多个重大利好之后，瑞萨开始广泛部署Fusion Compiler，希望其汽车设计团队也能从中受益。
新思科技芯片设计事业部工程高级副总裁Shankar Krishnamoorthy表示：“Fusion Compiler去年11月上市后，树立了全新的功耗、性能与面积以及设计效率标准。不同细分市场的用户很快从我们的解决方案中获益并进行快速部署，这有力证实了RTL-to-GDSII创新产品的可用性及独特价值。瑞萨广泛采用Fusion Compiler是对我们的大力支持，希望继续与瑞萨及其它市场领导者在设计汽车与其它行业的先进芯片方面展开合作。”
瑞萨电子广泛解决方案业务部共享研发第二分部副总裁Tatsuji Kagatani表示：“作为汽车SoC与微控制器产品的领先供应商，瑞萨正在打破功耗与性能效率的限制，继续为下一代互联无人驾驶汽车带来高度差异化的产品。新思科技Fusion Compiler在我们的生产定案设计中一直提供出色的功耗、性能与全流程生产力。我们坚信这个新思科技的新产品将继续帮助我们实现宏伟目标，加快先进产品的创新。”
Fusion Compiler的独特架构让设计团队能够以最易收敛的方式实现最佳的功耗、性能与面积，确保最快、最可预测的设计收敛速度。利用单一、高度可扩展的数据模型，以及利用行业金牌signoff分析工具的技术建立的分析骨架，Fusion Compiler确保了这些关键的PPA指标在整个RTL-to-GDSII设计流程中能够被高效优化。Fusion Compiler通过优化框架带来了同类最佳PPA，实现了全面统一的物理综合和优化方法，业界领先的技术可在流程中任何一个阶段实施，以便获得最佳成效。与传统的前端和后端工具组合相比，这种突破性方法让时序改进了20%、总功耗降低了10-15%，并且面积减少了5%。此外，Fusion Compiler创新的综合引擎已经进一步改进，以便支持创新的层次化设计流程和全局设计规划方法，从而显著提升生产力。
相关链接 :
http://www.synopsys.com
关键词:
